编辑推荐
《晶圆级3D IC工艺技术》由中国宇航出版社出版。
作者简介
作者：（新加坡）陈全胜（Chuan Seng Tan） （美国）罗纳德·J.古特曼（Ronald J.Gutmann） （美国）L.拉斐尔·赖夫（L.Rafael Reif） 译者：单光宝 吴龙胜 刘松
目录
第1章晶圆级3D IC综述
1.1背景及引言
1.2动机——超越摩尔定律的方法
1.2.1互连瓶颈
1.2.2芯片面积
1.2.3异质集成
1.2.4堆叠式CMOS
1.33DIC的分类
1.3.1单片集成方式
1.3.2组装方式
1.3.3晶圆级3D设计机遇
1.4本书的构成
参考文献
第2章单片3D集成电路
2.1引言
2.2上层采用大颗粒多晶硅的3D电路
2.2.1上层多晶硅再结晶技术
2.2.23D逻辑电路制作工艺分类
2.3采用小晶粒多晶硅层的3D电路
2.3.1SRAM
2.3.2非易失性存储器：交叉点存储器
2.3.3非易失性存储器：TFT—SONOS
2.4非硅单片3D集成电路
2.5小结
参考文献
第3章堆叠式CMOS技术
3.1堆叠式CMOS结构
3.2堆叠式CMOS器件设计及工艺
3.2.1逐层加工工艺
3.2.2多层同步加工工艺
3.2.3版图问题
3.3基于SOI晶圆顶层硅和衬底的堆叠式CMOS
3.4堆叠FinCMOS技术
3.5小结
参考文献
第4章用于3D IC的晶圆级键合技术
4.1引言
4.2晶圆级键合设备概述
4.3表面预处理
4.3.1表面预处理——湿法化学处理
4.3.2表面预处理——等离子体活化
4.3.3表面预处理——等离子体与湿法化学组合工艺
4.3.4表面预处理——蒸汽清洗
4.4键合对准机——设备工作原理
4.5对准策略
4.6晶圆传送夹具
4.7晶圆级键合技术
4.8用于3D集成的晶圆级键合技术
4.8.1硅—硅直接键合
4.8.2BCB键合
4.8.3铜—铜扩散键合
4.8.4共晶键合
4.9键合质量测试
4.10小结
参考文献
第5章TSV加工、背面减薄及载片技术
5.1引言
5.2TSV与引线键合的比较
5.3硅通孔的形成
5.3.1用于芯片—晶圆堆叠的TSV制作技术：激光钻孔
5.3.2用于芯片—晶圆堆叠的TSV：刻蚀
5.3.3用于晶圆级堆叠的TSV
5.4TSV内壁绝缘
5.5钨填充和抛光
5.6铜填充
5.6.1用于铜电镀的阻挡层和种子层
5.6.2铜的电镀
5.6.3铜的化学机械抛光（CMP）
5.7晶圆减薄
5.7.1背面研磨
5.7.2应用于晶圆减薄及应力释放的湿法刻蚀技术
5.7.3晶圆注氢剥离技术
5.8划片
5.9载片技术
5.9.1载片
5.9.2临时键合胶
5.9.3可选择（涂覆）的释放层
5.10晶圆临时键合
5.10.1热塑性材料
5.10.2紫外光（UV）固化材料
5.10.3复合胶膜
5.10.4金属材料
5.11载片
5.12解键合工艺
5.12.1化学方法
5.12.2热处理方法
5.12.3激光处理
5.13解键合的后处理
5.14小结
参考文献
第6章用于3D IC的晶圆级铜键合技术
6.1引言
6.2铜键合工艺的分类
6.2.1铜—铜表面活化键合
6.2.2铜—铜热压键合
6.3铜—铜键合机理
6.3.1铜键合层形貌
6.3.2铜键合层中氧化物的检验
6.3.3铜键合工艺中微结构变化
6.3.4铜键合过程中晶向的变化
6.4铜—铜键合工艺开发
6.4.1结构设计
6.4.2铜键合点制作
6.4.3键合工艺参数
6.5铜键合质量表征及对准精度
6.6可靠的铜键合和多层堆叠
6.7晶圆级铜—铜键合的应用
6.8小结
参考文献
……
第7章铜—锌固液扩散键合
第8章基于SOI的3D电路集成技术
第9章高性能CMOS 3D制作技术
第10章基于绝缘层黏附键合的3D集成
第11章直接复合键合
第12章3D存储器
第13章3D集成电路架构
第14章3D IC的热挑战
第15章现状及展望
文摘
版权页：
插图：
9.1.1 引言
在过去的几十年里，计算机功能以惊人的速度大幅提升。CPU工艺线宽由20世纪60年代的毫米级减小至目前的几十纳米，这都要归功于摩尔定律：器件工艺线宽在不断缩小的同时，每18个月芯片上的晶体管数目会翻一番。正是这种不可小视的增长趋势，使得我们目前电子系统的运算能力在不断提高，从而对这个世界产生着巨大的影响。
有很多理由可以让我们继续沿着摩尔定律这条道路前行，但是这条道路却充满着障碍。首先，光刻线宽进一步缩小的难度很大。其次，即使克服了光刻线宽的限制，线宽进一步缩小后，急剧攀升的功率密度也会对电子系统可靠性产生巨大影响。因此，延续摩尔定律来提升电子系统性能将是个极大的挑战。
在不继续缩小工艺线宽的情况下，3D集成技术或许是提升电子系统性能的*佳选择。3D集成技术的主要优点有：
1）采用纵向互连，缩短了芯片间的互连长度，降低了线上寄生延时；
2）可大幅提升芯片间互连I／O，因此总带宽得到了提升；
3）将不同功能、不同工艺技术、不同材料的芯片集成在一起，实现异质集成。
在本章的后续部分，首先介绍了3D集成技术的概况，着重介绍了IBM晶圆级3D集成技术的研究情况；然后介绍了晶圆减薄和传输技术，讨论了键合和互连工艺；最后介绍了TSV与铜键合工艺成功应用于制作先进3D集成微处理器的实例。
《晶圆级3D IC工艺技术》由中国宇航出版社出版。
作者简介
作者：（新加坡）陈全胜（Chuan Seng Tan） （美国）罗纳德·J.古特曼（Ronald J.Gutmann） （美国）L.拉斐尔·赖夫（L.Rafael Reif） 译者：单光宝 吴龙胜 刘松
目录
第1章晶圆级3D IC综述
1.1背景及引言
1.2动机——超越摩尔定律的方法
1.2.1互连瓶颈
1.2.2芯片面积
1.2.3异质集成
1.2.4堆叠式CMOS
1.33DIC的分类
1.3.1单片集成方式
1.3.2组装方式
1.3.3晶圆级3D设计机遇
1.4本书的构成
参考文献
第2章单片3D集成电路
2.1引言
2.2上层采用大颗粒多晶硅的3D电路
2.2.1上层多晶硅再结晶技术
2.2.23D逻辑电路制作工艺分类
2.3采用小晶粒多晶硅层的3D电路
2.3.1SRAM
2.3.2非易失性存储器：交叉点存储器
2.3.3非易失性存储器：TFT—SONOS
2.4非硅单片3D集成电路
2.5小结
参考文献
第3章堆叠式CMOS技术
3.1堆叠式CMOS结构
3.2堆叠式CMOS器件设计及工艺
3.2.1逐层加工工艺
3.2.2多层同步加工工艺
3.2.3版图问题
3.3基于SOI晶圆顶层硅和衬底的堆叠式CMOS
3.4堆叠FinCMOS技术
3.5小结
参考文献
第4章用于3D IC的晶圆级键合技术
4.1引言
4.2晶圆级键合设备概述
4.3表面预处理
4.3.1表面预处理——湿法化学处理
4.3.2表面预处理——等离子体活化
4.3.3表面预处理——等离子体与湿法化学组合工艺
4.3.4表面预处理——蒸汽清洗
4.4键合对准机——设备工作原理
4.5对准策略
4.6晶圆传送夹具
4.7晶圆级键合技术
4.8用于3D集成的晶圆级键合技术
4.8.1硅—硅直接键合
4.8.2BCB键合
4.8.3铜—铜扩散键合
4.8.4共晶键合
4.9键合质量测试
4.10小结
参考文献
第5章TSV加工、背面减薄及载片技术
5.1引言
5.2TSV与引线键合的比较
5.3硅通孔的形成
5.3.1用于芯片—晶圆堆叠的TSV制作技术：激光钻孔
5.3.2用于芯片—晶圆堆叠的TSV：刻蚀
5.3.3用于晶圆级堆叠的TSV
5.4TSV内壁绝缘
5.5钨填充和抛光
5.6铜填充
5.6.1用于铜电镀的阻挡层和种子层
5.6.2铜的电镀
5.6.3铜的化学机械抛光（CMP）
5.7晶圆减薄
5.7.1背面研磨
5.7.2应用于晶圆减薄及应力释放的湿法刻蚀技术
5.7.3晶圆注氢剥离技术
5.8划片
5.9载片技术
5.9.1载片
5.9.2临时键合胶
5.9.3可选择（涂覆）的释放层
5.10晶圆临时键合
5.10.1热塑性材料
5.10.2紫外光（UV）固化材料
5.10.3复合胶膜
5.10.4金属材料
5.11载片
5.12解键合工艺
5.12.1化学方法
5.12.2热处理方法
5.12.3激光处理
5.13解键合的后处理
5.14小结
参考文献
第6章用于3D IC的晶圆级铜键合技术
6.1引言
6.2铜键合工艺的分类
6.2.1铜—铜表面活化键合
6.2.2铜—铜热压键合
6.3铜—铜键合机理
6.3.1铜键合层形貌
6.3.2铜键合层中氧化物的检验
6.3.3铜键合工艺中微结构变化
6.3.4铜键合过程中晶向的变化
6.4铜—铜键合工艺开发
6.4.1结构设计
6.4.2铜键合点制作
6.4.3键合工艺参数
6.5铜键合质量表征及对准精度
6.6可靠的铜键合和多层堆叠
6.7晶圆级铜—铜键合的应用
6.8小结
参考文献
……
第7章铜—锌固液扩散键合
第8章基于SOI的3D电路集成技术
第9章高性能CMOS 3D制作技术
第10章基于绝缘层黏附键合的3D集成
第11章直接复合键合
第12章3D存储器
第13章3D集成电路架构
第14章3D IC的热挑战
第15章现状及展望
文摘
版权页：
插图：
9.1.1 引言
在过去的几十年里，计算机功能以惊人的速度大幅提升。CPU工艺线宽由20世纪60年代的毫米级减小至目前的几十纳米，这都要归功于摩尔定律：器件工艺线宽在不断缩小的同时，每18个月芯片上的晶体管数目会翻一番。正是这种不可小视的增长趋势，使得我们目前电子系统的运算能力在不断提高，从而对这个世界产生着巨大的影响。
有很多理由可以让我们继续沿着摩尔定律这条道路前行，但是这条道路却充满着障碍。首先，光刻线宽进一步缩小的难度很大。其次，即使克服了光刻线宽的限制，线宽进一步缩小后，急剧攀升的功率密度也会对电子系统可靠性产生巨大影响。因此，延续摩尔定律来提升电子系统性能将是个极大的挑战。
在不继续缩小工艺线宽的情况下，3D集成技术或许是提升电子系统性能的*佳选择。3D集成技术的主要优点有：
1）采用纵向互连，缩短了芯片间的互连长度，降低了线上寄生延时；
2）可大幅提升芯片间互连I／O，因此总带宽得到了提升；
3）将不同功能、不同工艺技术、不同材料的芯片集成在一起，实现异质集成。
在本章的后续部分，首先介绍了3D集成技术的概况，着重介绍了IBM晶圆级3D集成技术的研究情况；然后介绍了晶圆减薄和传输技术，讨论了键合和互连工艺；最后介绍了TSV与铜键合工艺成功应用于制作先进3D集成微处理器的实例。
| ISBN | 9787515912035 |
|---|---|
| 出版社 | 中国宇航出版社 |
| 作者 | 陈全胜 (Chuan Seng Tan) |
| 尺寸 | 32 |